随着科技的飞速发展，电磁环境日益复杂，随之而来的电磁干扰问题日益严峻，成为了电子设备设计中不可忽视的挑战。在如此恶劣的电磁环境背景下，设备间的电磁干扰不仅会导致性能下滑，甚至威胁信息安全，因此，确保电子设备能在复杂电磁环境中既能避免干扰他人，又能免受干扰正常运作，便显得至关重要。这就要求从设计的初步阶段就必须融入电磁兼容性考虑，从结构到技术，全方位打造电磁兼容的设计理念。

1、为什么要对产品做电磁兼容设计？

满足产品功能要求、减少调试时间，使产品满足电磁兼容标准的要求，不会对系统中的其它设备产生电磁干扰。

2、对产品做电磁兼容设计可以从哪几个方面进行？

电路设计（包括器件选择）、软件设计、线路板设计、屏蔽结构、信号线/电源线滤波、电路的接地方式设计。3、在电磁兼容领域，为什么总是用分贝（dB）的单位描述？

因为要描述的幅度和频率范围都很宽，在图形上用对数坐标更容易表示，而dB 就是用对数表示时的单位。

4、EMC基础知识从哪里学起？

关于EMC需要首先了解一下EMC方面的标准，如GBT17626系列，GBT9254,GB4824等，以及简单测试原理，另外需要了解EMI元器件的使用，如电容，磁珠，差模电感，共模电感等，在PCB层面需要了解PCB的布局、层叠结构、高速布线对EMC的影响以及一些规则。还有一点就是对出现EMC问题需要掌握一些分析与解决思路。这些今后是作为一个硬件人员必须掌握的基本知识！

5、电磁兼容设计基本原则

在大多数情况下，电路的基本元件满足电磁特性的程度将决定着功能单元和最后设备满足电磁兼容性的程度。选择合适的电磁元件的主要准则包括带外特性和电路装配技术。因为是否能实现电磁兼容性，往往是由远离基频的元件响应特性来决定的。而在许多情况下，电路装配又决定着带外响应（例如引线长度）和不同电路元件之间互相耦合的程度。

具体规则是：

⑴在高频时，和引线型电容器相比，应优先进用引线电感小的穿心电容器或支座电容器来滤波。

⑵在必须使用引线式电容时，应考虑引线电感对滤波效率的影响。

⑶铝电解电容器可能发生几微秒的暂时性介质击穿，因而在纹波很大或有瞬变电压的电路里，应该使用固体电容器。

⑷使用寄生电感和电容量小的电阻器。片状电阻器可用于超高频段。

⑸大电感寄生电容大，为了提高低频部分的插损，不要使用单节滤波器，而应该使用若干小电感组成的多节滤波器。

⑹使用磁芯电感要注意饱和特性，特别要注意高电平脉冲会降低磁芯电感的电感量和在滤波器电路中的插损。

⑺尽量使用屏蔽的继电器并使屏蔽壳体接地。

⑻选用有效地屏蔽、隔离的输入变压器。

⑼用于敏感电路的电源变压器应该有静电屏蔽，屏蔽壳体和变压器壳体都应接地。

⑽设备内部的互连信号线必须使用屏蔽线，以防它们之间的骚扰耦合。

⑾为使每个屏蔽体都与各自的插针相连，应选用插针足够多的插头座。

6、方波脉冲驱动电感传感器的问题

1）信号测试过程中，尽量在屏蔽环境下进行，如果不便的话，至少要屏蔽传感器和前级。

2 )测试过程中尽量使用差分探头，或至少要尽可能减短探头的接地线长度。这样能减少测试误差。

3）你的电路实际工作频率并不太高，可以通过布线减少振铃。为了噪声特性更好，应当考虑共模信号的抑制问题，必要时插入共扼电抗器，同时注意整个工作环境中的开关电源噪声，以及避免电源耦合。

4）如果传感器允许，可以使用电流放大模式，这有利于提高速度，降低噪声。模拟开关尽量放到前置放大器之后，尽管多了一路前放，但性能提高不少，而且降低调试难度。

5）如果十分介意波形，考虑额外的频率补偿。如果仅仅是数字检测，则应当降低工作频率。总而言之，能低频则低频，能隔直则隔直。

6）注意AD转换前的抗混叠滤波，以及软件滤波，提高数据稳定性。

7、是否可用阻抗边界（Impedance）方式设定？或者用类似的分层阻抗 RLC阻?又或者使用designer设计电路和hfss协同作业？

集中电阻可以用RLC边界实现；如果是薄膜电阻，可以用面阻抗或阻抗编辑实现。

8、我现在在对外壳有一圈金属装饰件的机器做静电测试，测试中遇到：接触放电4k时32k晶振没问题，空气放电8k停振的问题，如何处理？

有金属的话，空气放电和接触放电效果差不多，建议你在金属支架上喷绝缘漆试试。

9、PCB设计中差分信号线中间可否加地线？

差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。

10、适当选择PCB与外壳接地的点的原则是什么？

选择PCB与外壳接地点选择的原则是利用chassis ground提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassis ground做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。

11、PCB设计时，怎样通过安排迭层来减少EMI问题？

首先，EMI要从系统考虑，单凭PCB无法解决问题。层叠对EMI来讲，我认为主要是提供信号最短回流路径，减小耦合面积，抑制差模干扰。另外地层与电源层紧耦合，适当比电源层外延，对抑制共模干扰有好处。

12、请问怎样才能去除IC中的电磁干扰?

IC受到的电磁干扰，主要是来自静电（ESD）。解决IC免受ESD干扰，一方面在布板时候要考虑ESD（以及EMI）的问题，另一方面要考虑增加器件进行ESD保护。目前有两种器件 ：压敏电阻（Varistor）和瞬态电压抑制器TVS（Transient Voltage Suppressor）。前者由氧化锌构成，响应速度相对慢，电压抑制相对差，而且每受一次ESD冲击，就会老化， 直到失效。而TVS是半导体制成，响应速度快，电压抑制好，可以无限次使用。从成本角度看，压敏电阻成本要比TVS低。

13、PCB设计中如何解决高速布线与EMI的冲突？

因EMI所加的电阻电容或ferrite bead， 不能造成信号的一些电气特性不符合规范。 所以， 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题， 如高速信号走内层。 最后才用电阻电容或ferrite bead的方式， 以降低对信号的伤害。

14、PCB设计中如何尽可能的达到EMC要求，又不致造成太大的成本压力？

PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。

15、电磁干扰的方式有哪些？

电磁干扰的主要方式是传导干扰、辐射干扰、共阻抗耦合、感应耦合。对这几种途径产生的干扰我们应采用的相应对策：传导干扰采取滤波，辐射干扰采用屏蔽和接地等措施就能够大大提高产品的抵抗电磁干扰的能力，也可以有效的降低对外界的电磁干扰。

16、如何布线？

电源线与回线尽可能靠近，最好的方法各走一面；为模拟电路提供一条零伏回线，信号线与回程线小与5：1；针对长平行走线的串扰，增加其间距或在走线之间加一根零伏线；手工时钟布线，远离I/O电路，可考虑加专用信号回程线。

关键线路如复位线等接近地回线; 为使串扰减至最小，采用双面＃字型布线；高速线避免走直角; 强弱信号线分开。

17、如何接地？

正确选择单点接地与多点接地；将数字电路与模拟电路分开；尽量加粗接地线；将接地线构成闭环路。

18、如何进行屏蔽处理？

改良电子设备中的电路设计，采用滤波器件、不同特性元器件分开布局（局部增加屏蔽罩、粘贴金属箔、也有采用金属编织网等方法）；

在整个电子设备外壳就具有高电磁波发射能力的电路和器件周围，添加电磁波屏蔽罩、粘贴金属箔、喷涂导电涂料、镀一层导电金属层、增加电磁波吸收材料。

19、如何进行滤波处理？

选择EMI信号滤波器滤除导线上工作不需要的高频干扰成份，解决高频电磁辐射与接收干扰。它要保证良好接地。分线路板安装滤波器、贯通滤波器、连接器滤波器。从电路形式分，有单电容型、单电感型、L型、π型。π型滤波器通带到阻带的过渡性能最好，最能保证工作信号质量。

选择交直流电源滤波器抑制内外电源线上的传导和辐射干扰，既防止EMI进入电网，危害其它电路，又保护设备自身。它不衰减工频功率。DM(差摸)干扰在频率 < 1mhz时占主导地位。cm在=""> 1MHz时，占主导地位。

 使用铁氧体磁珠安装在元件的引线上，用作高频电路的去耦，滤波以及寄生振荡的抑制。

尽可能对芯片的电源去耦(1-100nF)，对进入板极的直流电源及稳压器和DC/DC转换器的输出进行滤波(uF)。

电磁兼容测试找彭工136-9109-3503。

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。